Tillkomsten av chiplets • Artiklar • Knowlekskal, chipletdesignsatser för 3D IC Heterogen integration | Siemens programvara

Använda chiplet -designsatser för att hjälpa till att bana väg för 3D IC heterogen integration

Några år senare dök de första processorerna i synnerhet Intel 4004, relativt enkel idag. Då blev processorerna mer komplexa.

Tillkomsten av chiplets

Efter en diskussion i JZDS och på oenigheten sa jag till mig själv att skriva en artikel om chiplets skulle vara till nytta för det största antalet. Och skulle hålla ett skriftligt spår i motsats till vad som kan hända med JZDS
I stället för att skriva en mycket lång biljett föredrog jag formatet för artikeln för att få lite mer in i detaljerna. Jag hoppas kunna lära dig vad chipletterna är, varför denna teknik skapades och varför den kommer att utvecklas under de kommande åren.

  • Inledning
  • Chiplet, Quésaco ?
  • Ekonomiska aspekter av chiplets
  • Två exempel: AMD och Intel (Altera)

Inledning

Den här artikeln talar om dator, elektroniska och arkitekturkoncept för datorer som kan avanceras tillräckligt för vissa läsare. Jag erbjuder dig lite popularisering i denna ingress för att förstå lite bättre vad vi pratar om.

För purister kommer genvägar att göras, denna popularisering kan kunna innehålla frivilligt opriktigt information för att underlätta förståelse.

Chiplet, Quésaco ?

Låt oss börja med det svåraste, definiera vad en chiplet är !
Faktum är att termen chiplet dök upp på 1970 -talet men dess användning har främst tagit fart de senaste åren, för de som är intresserade av komplexa processorer eller elektroniska chips som FPGA (chips vars interna logiska dörrar kan omprogrammeras). För de andra, längst ner i rummet, kanske du aldrig har hört talas om den här termen, vi kommer att avhjälpa det !

Låt oss gå tillbaka till grunden för vad ett elektroniskt chip är: en bit graverad kisel (de berömda transistorerna) som är inkapslade i ett fall. Med korsningskomponenterna ansluter små guld- eller silvertrådar benen på komponenten till kiselbiten. I början består chips av transistorer graverade med ganska grova upplösningar (jämfört med idag) och funktionerna var ganska grundläggande: logiska dörrar, operativa förstärkare etc. Det var emellertid redan enorma framsteg när det gäller miniatyrisering !

Vid den tiden hade komponenterna korsat benen och det är nödvändigt att ansluta kiselchipet till dessa ben. Den är gjord med tunna söner av silver eller guld som svetsas mellan chipet och benen inuti fallet.

Intel 8742 Processor - synliga bindningstrådar

Några år senare dök de första processorerna i synnerhet Intel 4004, relativt enkel idag. Då blev processorerna mer komplexa.

Från 1970 -talet utvecklade IBM MCM -komponenter (Multi-chodu) inklusive flera kiselchips i ett enda fall. Men denna teknik kommer främst att utvecklas i slutet av 90 -talet. Vi kan notera Pentium Pro för Intel som släpptes 1995. Denna processor inkluderade två kiselchips: en för processorn strikt sett och en annan för L2 -cacheminne (ett buffertminne mellan processorn och RAM, mycket snabbare men mycket dyrare eftersom graverad med processorn).

Intel Pentium Pro 256KB

Som vi kan se på fotot har de två chips ungefär samma storlek och Intel erbjöd flera storlekar av cache L2. Fördelen med att separera cacheminnesprocessorn var att kunna spara skala på processorchipet samtidigt som man erbjuder olika cacheminnestorlekar genom att sätta ett annat storlek i fallet.

Denna typ av komponent förblir relativt underutvecklad, även om IBM fortsatte att utveckla MCM -komponenter. Notera Power5 för IBM som släpptes 2004 som ser fyra processorer kvadratiskt med ett Cache L3 -minneschip. Samtrafik av loppor görs i fallet.

IBM Power5

Idag har tekniken utvecklats och MCM -chips finns i konsumentprodukter med AMD -processorer. Här kan vi se en EPYC 7702 -processor (släppt i augusti 2019) som består av 9 sammankopplade kiselchips: 8 chips som innehåller kärnor och cacheminne och ett centralt chip som ansluter de andra 8 och som hanterar DDR såväl som signalerna D ‘ingången/ ingången/ EXIT (SATA, PCI Express, USB, etc.))).

AMD EPYC 7702

Men säg mig Jamy, vad är en chiplet ?

Ah ja, jag härledde lite
I själva verket är en chiplet en av de kiselchips som finns i en MCM. En chiplet görs för att kopplas samman med andra chiplets. Ja det är relativt enkelt men du var tvungen att visa några fina foton att förstå

Ändå är tanken lite mer exakt på betydelsen av chiplets, idén är inte nödvändigtvis att sätta flera olika chips kopplade ihop. Det finns också en uppfattning om generiskt chip som kan återanvändas och inte ägnas åt en viss processorreferens.

Ekonomiska aspekter av chiplets

Efter denna introduktion medan bilden, låt oss nu förstå varför chipletterna kommer att utvecklas i framtiden. För att göra detta är det nödvändigt att återgå till processen för att tillverka elektroniska loppor.

Sitta bekvämt i en fåtölj eftersom resan från sandstranden kommer att vara lång

Nej vänta !
Vi kommer att spendera en hel del av tillverkningen av kisel. Vad som kommer att intressera oss är fördelningen av loppor () på kiselkakan (rån) och i synnerhet utvecklingen av utbytet med ökningen av graveringsledigheten.

Men innan denna aspekt av utbytet måste vi prata om den maximala fysiska storleken på en matris. På en kiselpannkaka upprepas faktiskt samma design av ett chip flera gånger (tiotals eller till och med hundra gånger). Intrycket av denna design görs optiskt via ultraviolett ljus. Men det finns en hel uppsättning linser och optiska mekanismer som förhindrar gravering en enda matris på hela kiselkakan.
Ju mer vi komplicerar lopporna, desto mer vill vi lägga transistorer, så vi måste antingen öka storleken på chipet eller öka graveringsdelen så att de passar fler transistorer i samma yta. Men där också andra begränsningar och gränser känns.

Det är därför principen om Chiplet är intressant att kringgå dessa gränser: Använd flera små silikchips anslutna tillsammans för att göra ett mer komplext chip men omöjligt att gravera på ett monolitiskt sätt.

Nu tillbaka till avkastningen (avkastning på engelska). Först är skivorna runda i form och vi vill gravera den med rektangulära chips. Hela kisel används inte. Men ju mindre dör i kanterna och desto mer kan vi ha hela dörrarna. Det är samma princip som aliasing i ett videospel: ju mer pixlarna som används för att bilda en rund form är små och desto mindre inser vi att nickningen.

Vänster: 5 × 5 mm dör - Höger: 1 × 1 mm dör

I exemplet ovan, om vi rapporterar delvis matriser om det totala antalet matriser (bra och förspänning) får vi ett förhållande på 13.8 % i fallet med 5 × 5 mm och 3.6 % i fallet med 1 × 1 mm dör. Ju mindre matrisen, desto mer giltig mat kan ha på kanterna, vilket ökar avkastningen.
Du kan också göra en stor matningsblandning i mitten av skivan och använda mindre matriser vid kanterna för att optimera utbytet på grund av aliasing.

Säg Jamy, varför använder vi runda skivor för att göra rektangulära loppor ?
Det är på grund av metoden att göra kisel som kallas czochralski -process som ger kisel i form av cylindrar, skärs i mycket fina skivor att ge skivor.

För det andra påverkas utbytet av de brister som kan visas på skivan. Du kan tänka på dammkorn som faller på skivan.

Vänster: 5 × 5 mm dör - Höger: 1 × 1 mm dör

Jag återupptog det föregående exemplet genom att lägga till en feldensitet på 0.5 per cm². Jämför nu Avkastningstillverkning vilket motsvarar förhållandet mellan antalet funktionella matriser och det totala antalet producerade produkter. När det gäller en 5 × 5 mm matris är utbytet 88.4 % medan med 1 × 1 mm dör är utbytet 99.5 %.

Det är därför dubbelt intressant att ha små matriser för att optimera produktionen av elektroniska loppor. Ändå, att minska ett komplext chip i flera mindre chips kräver att dessa olika chips kommunicerar mellan dem, måste vi därför lägga till kommunikationselement som kommer att ta upp ytterligare utrymme och använda ytterligare energi.

Dessutom kan användningen av chipletter göra det möjligt att använda matriser av olika gravyrer enligt de funktioner som gör det möjligt att modulera kostnaderna för det slutliga chipet med prestandan.

Slutligen är en annan ekonomisk aspekt att se komplexiteten i att utveckla nya funktioner. Detta tenderar att ha specialiserade företag (eller åtminstone nystartade företag i början) som erbjuder immateriella fastighetsblock (funktioner) redo att använda. Till exempel kommer en processortillverkare att kunna fokusera på utvecklingen av själva processorn när han köper matriser för funktioner som PCI Express, USB- eller DDR -kontrollerare.

För att underlätta interoperabiliteten mellan chipletter som kommer från olika tillverkare har stora spelare som Intel, AMD, ARM, Qualcomm, Samsung eller TSMC skapat en kommunikationsstandard mellan Chipplets, UCIE (Universal Chiplet Interconnect Express))).

Två exempel: AMD och Intel (Altera)

AMD EPYC

Idag använder fler och fler processorer denna chiplets -teknik. AMD använder chiplets sedan den första generationen av EPYC -processorer, där de olika hjärtan är kopplade samman avOändlighet.

Den första generationen av EPYC -processorer såg en uppsättning matriser som kunde likställas med kompletta processorer som kopplas samman avOändlighet För att bilda den slutliga processorn. Chiplets var därför en slags liten autonom processor: varje die hanterade sina poster/utgångar och hade sin DDR -styrenhet.
Dessa matriser, eller snarare chipletter, har två Core Compute Complex (CCX, en uppsättning av fyra kärnor med cacheminne) samt en DDR -styrenhet, hanterar ingångar/utgångar (till exempel PCI Express) och har kommunikationsmoduler förOändlighet.

Liten subtilitet, det finns alltid fyra chipletter på en första generationens epyc. För att variera antalet hjärtan inaktiverar AMD hjärtan inuti CCX. Till exempel att ha 24 kärnor har CCX bara 3 aktiva kärnor

Denna första generation använde därför principen om chiplets som en slags kopia/limma av matriser istället för att utveckla en stor monolitisk die.

För den andra generationen driver AMD konceptet lite längre. Faktum är att CCX är nu oberoende, grupperade i par inom en Core Compute Die (CCD) ansluten av Oändlighet till en matris som hanterar DDR och poster/utgångar som heter I/O DIE (JoD).
AMD utnyttjar fullt ut denna ökade separering från funktioner. Faktum är att CCD är graverad i 7 nm medan IOD är graverad i 14 nm.

Under en AMD -presentation som sammanfattar passagen i Chiplets från EPYC -processorerna.

Evolution of the Architecture of AMD Processors (källa: AMD)

Intel FPGA (Altera)

Intel -processorer är alltid monolitiska chips utom några få undantag som vi kunde se i början av denna artikel. Ändå i Intel FPGA (rekonfigurerbar FPGA) använder sektorn chipletter för den senaste generationen, Agilex.
Dessa chipletter rör huvudsakligen den typ av transcense som används (snabba länkar) och kallas Brickor. Om Intel erbjuder fördefinierade intervall från dessa plattor, måste det vara möjligt att ha anpassade chips efter dina egna behov.
Brickorna delas upp med maximal hastighet för sändtagare och protokollen som stöds (Ethernet, PCI Express, etc.): 16g för P, 28g för H, 32G för R, etc.
Intel framkallar också för framtiden möjligheten att ansluta anpassade chipletter som skulle ge ytterligare funktioner. För närvarande har företag släppt en ADC/DAC (Jariett Technologies) Chiplet samt en annan optisk anslutning (Ayar Labs).

Intel Agilex Architecture (källa: Intel)

Slutligen får vi inte heller tro att chips monolitisk är döda. De har alltid fördelar, särskilt när det gäller intern kommunikation och latens, vilket kan vara kritiskt för vissa applikationer som kräver stora storlekar chips.
Detta är fallet med Broadcom och dess Switch 400G -chips vars val förklaras av designern i den här videon: https: // www.Youtube.Com/watch?V = b-cogmbaug4

Jag hoppas att den här artikeln har mer för dig och tillät dig att veta lite mer om tillverkningen av nuvarande chips. Jag försökte popularisera ett komplext ämne, jag hoppas också att jag kunde hålla dig efter första stycket
Tveka inte att lämna en kommentar om vissa punkter förblir kryptiska för dig, jag kommer att försöka ge detaljer.

6 kommentarer

Detta svar var användbart

Utmärkt artikel, tack @ zeql !

“Kasta mig till vargarna och jag kommer tillbaka förpackningen.” – Seneca

Detta svar var användbart

Jag undrade hur mycket tillkomsten av chiplets kunde överväga en viss utveckling inom hårdvara (också konsument den där servern) i framtiden, eller till och med ett paradigmskifte på det sätt som vi utformar mycket och optimala maskiner totalt sett.

Vissa väl integrerade system (särskilt på Apple) baseras inte enbart på en mycket effektiv “klassisk” CPU, men också på flera specialiserade hjälpchips som lossar generalist CPU: er. I ett begränsat system som smartphone kan vi hitta H265 -kodchips, beräkningsenheter för AI (Äppelneurmotor) och naturligtvis den klassiska grafiska enheten.

Därför tar jag upp diagrammet för AMD EPYC från 2: a generationen och jag undrar om chiplets skulle vara ett enkelt sätt att producera kommersiellt och industriellt livskraftigt från de kompletta enheterna som inleder flera specialiserade chips för att uppnå optimal prestanda på vissa uppgifter. Till exempel kan en enhet tillhandahålla klassiska CCD: er, men också en DSP, en GPU, Transco H265/AV1/VP9/…, ett chip för att göra AES, etc. och anslut allt genom jOD/Infinity Manufacture. Varje tillverkare av maskiner/servrar kan därför komponera sin slutliga slutenhet genom att ha komponerat sig själv och utan FoU/faramineurous industrialiseringskostnader.

Det påminner mig om begreppet APU, men jag vet inte om det finns en rapport.

Detta svar var användbart

Jag undrade hur mycket tillkomsten av chiplets kunde överväga en viss utveckling inom hårdvara (också konsument den där servern) i framtiden, eller till och med ett paradigmskifte på det sätt som vi utformar mycket och optimala maskiner totalt sett.

Vissa väl integrerade system (särskilt på Apple) baseras inte enbart på en mycket effektiv “klassisk” CPU, men också på flera specialiserade hjälpchips som lossar generalist CPU: er. I ett begränsat system som smartphone kan vi hitta H265 -kodchips, beräkningsenheter för AI (Äppelneurmotor) och naturligtvis den klassiska grafiska enheten.

Därför tar jag upp diagrammet för AMD EPYC från 2: a generationen och jag undrar om chiplets skulle vara ett enkelt sätt att producera kommersiellt och industriellt livskraftigt från de kompletta enheterna som inleder flera specialiserade chips för att uppnå optimal prestanda på vissa uppgifter. Till exempel kan en enhet tillhandahålla klassiska CCD: er, men också en DSP, en GPU, Transco H265/AV1/VP9/…, ett chip för att göra AES, etc. och anslut allt genom jOD/Infinity Manufacture. Varje tillverkare av maskiner/servrar kan därför komponera sin slutliga slutenhet genom att ha komponerat sig själv och utan FoU/faramineurous industrialiseringskostnader.

Det påminner mig om begreppet APU, men jag vet inte om det finns en rapport.

Så du bör veta att ett chip ofta görs med IP (immateriell egendom): En funktion som säljs ganska redo på “transistorer” -nivån men det måste integreras i dess design.
Ett klassiskt exempel är en DDR3 -styrenhet på på -brädmikrokontroller. Tillverkaren av mikrokontrollern behärskar inte nödvändigtvis DDR3 och har inte färdigheterna, tiden (varken önskan) att skapa en DDR3 -styrenhet. Han köper därför en IP från en controller och integrerar honom i sin design.

Du måste lyckas med att se skillnaden mellan möjligheten till en IP och en chiplet. För mig är chiplet där för att komma och ta med en eller flera avancerade funktioner och som redan har klarat testerna på graveringen, därför ett ytterligare steg i designen. Men det finns fortfarande problemet med att testa hela jorden med alla chiplets. Så vi kan inte skapa hundratals variationer som en Lego. Det krävs minst ekonomisk verklighet.
Men ja, för en viss volym kan vi skapa à la carte -uttag.

Den stora fördelen är på produktionssidan av chipet: Om en IP kan avvisas för olika graveringsfiskar, en chiplet till fördel för att alltid kunna graveras i sin ursprungliga finess (om det är tillräckligt) när andra delar chip kan förbättras med mindre gravyr.

Detta svar var användbart

Dessutom trodde jag att chiplets kunde användas i en modulär design. Du tar en design med 4 chips, lopporna med fel är distribuerade över hela produktionen, och de med 3 chips som arbetar på 4 kommer att vara ett intervall nedan och lite billigare än de med 4 som fungerar.

Vilket förenklar design och industrialisering i förhållande till konventionell drift.

Älskare av fri programvara och GNU/Linux Fedora -distribution. #Jesuisarius

Detta svar var användbart

Tack för denna intressanta mega -artikel. Jag skulle älska dig för mycket tid för att detaljera varje punkt som du inte förklarar i handledning för att verkligen förstå saker men intressant ändå .

Använda chiplet -designsatser för att hjälpa till att bana väg för 3D IC heterogen integration

Bild av en SOC med ett designfillager som är överlagrat över toppen

En chiplet är en ASIC -matris som är specifikt utformad och optimerad för drift inom ett paket i samband med andra chiplets. Heterogena integrerade (HI) involverar Integant Multiple Die eller Chiplets i System-in-Package (SIP) Chipplets. Dessa enheter som erbjöds att vara enarna fördelar, inkluderade prestanda, kraft, område, kostnad och TTM.

Chiplet Design Exchange (CDX) består av EDA -leverantörer, Chiplet
Leverantörer/monterare och SIP -integratorer och är en öppen arbetsgrupp för att rekommendera standardiserade Chiplet -modeller och arbetsflöden för att underlätta ett Chiplet -ekosystem. Detta webinar sammanfattar Chiplet Design Kits (CDKS) erbjuder för att hjälpa till att standardisera 2.5d och 3.D IC -mönster för att skapa ett öppet ekosystem.

Bygga ett ekosystem för framgångsrik 2.5D och 3D Chiplet Model Integration

I likhet med en SOC -process behöver du ett ekosystem för spott. Nyckelmöjligheter för allmän marknadsansökning och distribution av Chiplet -baserade mönster inkluderade:

  • Teknik: 2.5 D Interposition och 3D Stapled Die Manufacturing and Assembly Processes
  • IP: Standardiserade Chiplet -modeller
  • Arbetsflöden: EDA Design Flows and PDK, CDK, DRM & Assembly Rules
  • Affärsmodeller: Chiplet Marketplace

CDX: s initiala fokus är 2.5D-interponeringsbaserade chiplet-modeller med 3D för att följa. Lär dig mer om dessa ansträngningar i webinariet.

Chiplet Design Exchange (CDX) består av EDA -leverantörer, chipletleverantörer/monterare och SIP -integratorer och är en öppen arbetsgrupp för att rekommendera standardiserade Chiplet -modeller och arbetsflöden för att underlätta ett Chiplet -ekosystem. Detta webinar sammanfattar Chiplet Design Kits (CDKS) erbjuder för att hjälpa till att standardisera 2.5d och 3.D IC -mönster för att skapa ett öppet ekosystem.

Bygga ett ekosystem för framgångsrik 2.5D och 3D Chiplet Model Integration

I likhet med en SOC -process behöver du ett ekosystem för spott. Nyckelmöjligheter för allmän marknadsansökning och distribution av Chiplet -baserade mönster inkluderade:

  • Teknik: 2.5 D Interposition och 3D Stapled Die Manufacturing and Assembly Processes
  • IP: Standardiserade Chiplet -modeller
  • Arbetsflöden: EDA Design Flows and PDK, CDK, DRM & Assembly Rules
  • Affärsmodeller: Chiplet Marketplace

CDX: s initiala fokus är 2.5D-interponeringsbaserade chiplet-modeller med 3D för att följa. Lär dig mer om dessa ansträngningar i webinariet.

Läckt bild avslöjar en ambitiös design av Chiplet för GPU AMD Radeon

Läckt bild avslöjar en ambitiös design av Chiplet för GPU AMD Radeon

  • förbi
  • I nyheter
  • den 16 augusti 2023

Läckt bild avslöjar en ambitiös design av Chiplet för GPU AMD Radeon

En läckt bild har dykt upp och avslöjar en GPU -design med Radeon Chiplets, förmodligen från ett avbrutet projekt av Navi 4C Chip 4C. Designen närvarande mellan 13 och 20 olika chipletter på en enda GPU, vittnar om den ambitiösa AMD -metoden. Denna mer komplexa Chiplet -design skiljer sig från Navi 31 -kisel som för närvarande används i Radeon RX 7900 XTX. Medan den tidigare iterationen av GPU betraktades som en första generation, använde den inte en riktig chiplet -design som de senaste Ryzen -processorerna i AMD. Emellertid representerar uppfattningen av NAVI 4C -avslöjade ett betydande framsteg, eftersom den innehåller flera beräkningstular, liksom distinkta I/O -chipletter, på ett enda underlag. Den läckta bilden presenterar 13 chipletter, med möjligheten att ytterligare minneskontrollchips inte visas på bilden.

För att bekräfta äktheten av bilden framhävs ett relevant patent 2021 som diskuterar begreppet modularitet i parallella processorer. Patentmönstren liknar nära designen som visas i den läckta bilden, till och med föreslår möjligheten till fler chiplets på andra sidan den tvärgående koppen.

Tyvärr har utformningen av GPU som presenteras i den läckta bilden avbrutits. Detta överensstämmer med de senaste relationerna som tyder på att AMD: s accent för nästa generation av GPU kommer att vara på Navi 43 och Navi 44 monolitiska chips avsedda för allmänheten, snarare än på komponenter med hög och med högst. Det spekuleras emellertid att AMD omdirigerar sina ansträngningar till utvecklingen av en GPU som består av flera beräkningsschipletter för det höga segmentet för dess framtida sortiment av grafikkort, potentiellt med RDNA 5.

Även om förverkligandet av flera beräkningskipletter för spelgrafik är mer komplex än för traditionella CPU -beräkningar, uppfattas AMD: s beslut att övervinna designhinder nu och arbeta med en bättre lösning för RDNA 5. Det skulle ha varit fördelaktigt för AMD att ha en räddningsplan, till exempel en ny nod för en förbättrad version av Navi 31.